PAT-NO:

JP361134084A

DOCUMENT-IDENTIFIER: JP 61134084 A

TITLE:

PHOTO COUPLER

**PUBN-DATE**:

June 21, 1986

**INVENTOR-INFORMATION:** 

**NAME** MORI, NOBUO FUJIMOTO, AKIRA WATANABE, HIDEAKI

**ASSIGNEE-INFORMATION:** 

**NAME** 

**COUNTRY** 

OMRON TATEISI ELECTRONICS CO

N/A

APPL-NO:

JP59256973

APPL-DATE:

December 4, 1984

INT-CL (IPC): H01L031/12, H01L027/15

US-CL-CURRENT: 257/84, 257/E31.071

## **ABSTRACT:**

PURPOSE: To contrive miniaturization by monolithic production of the light emitting element and the light receiving element by a method wherein these elements are formed on a substrate in adjacency to each other via insulation layer.

CONSTITUTION: A light emitting element 20 made of an N type semiconductor 2

and a P type semiconductor 3 is formed on the semi-insulation substrate 1, and

the surface of this element 20 except the parts of an anode 7, a cathode 8, and

their neighborhood is coated with an insulation layer 4. This layer 4 is

permeable to the wavelength of the light emitted out of the light emitting

element 20, and a light receiving element 50 made of a P type semiconductor 5

and an N type semiconductor 6 is formed over the insulation layer 4 and the

substrate 1. Light is generated out of the light emitting element 20 by

flowing forward current across the electrodes 7 and 8, and this emitted light

passes through the layer 4 into the light receiving element 50, resulting in

the generation of electromotive force between electrodes 9 and 10.

A

semi-insulating material is used as the substrate 1, and the insulation layer 4 is provided between both the elements 20 and 50; therefore, electric insulation is kept between the light emitting element 20 and the light receiving element 50.

COPYRIGHT: (C)1986,JPO&Japio

① 特許出願公開

#### 母公開特許公報(A) 昭61 - 134084

@Int\_Cl\_4

識別記号

庁内整理番号

码公開 昭和61年(1986)6月21日

H 01 L 31/12 6819-5F 6819-5F

審査請求 未請求 発明の数 1 (全4頁)

フオト・カプラ 60発明の名称

> 頤 昭59-256973 创特

願 昭59(1984)12月4日 ❷出

男 森 展 砂発 明 者 晶 明 者 藤 本 73発

辺 秀 明 明 者 渡 79発 立石電機株式会社 顖 人 ①出

弁理士 牛久 健司 の代 理

京都市右京区花園土堂町10番地 立石電機株式会社内 京都市右京区花園土堂町10番地 立石電機株式会社内 京都市右京区花園土堂町10番地 立石電機株式会社内

京都市右京区花園土堂町10番地

1. 発明の名称

フォト・カプラ

2. 特許請求の範囲

一基板上に絶縁層を介して発光業子と受光業 子とが隣接して形成されているフォト・カプラ。

3. 発明の詳細な説明

発明の背景

この発明はフォト・カプラに関する。

フォト・カプラは、発光素子とこの発光素子 の光を電気信号に変換する受光素子とから構成 される。従来のフォト・カプラにおいては、発 光潔子と受光素子とが別個のチップによりつく られており、これをケースに収納するかまたは モールドすることにより構成されていたので、 フォト・カプラを利用した回路は大きな空間を 必要としていた。

発明の概要

との発明は、発光素子と受光素子とをモノリ シックに作製してその小型化を図ることを目的 とする。

との見明によるフォト・カプラは、一芸板上 に絶縁層を介して発光素子と受光素子とを顕接 して形成したことを特徴とする。絶縁層は、発 光素子の光を透過させるものであることが必要 である。

祭光堂子からの光は絶縁層を通して受光素子 に進する。発光素子と受光素子との間には絶縁 層が設けられているので、両業子は電気的に相 互に独立しかつ光学的にのみ結合しているから フォト・カプラとしての機能を選成することが できる。この発明によるフォト・カプラはモノ

特開昭61-134084 (2)

リシックに作製されているのでその小型化を図 ることができる。

演算処理回路等ののつた基板上に上述のフォト・カプラをつくることにより、フォト・カプラを用いた回路の小型化を達成することができる。

### 実施例の説明

第1図から第3図において、半絶線性基板(1)上に、n型半導体(2)とp型半導体(3)とからなる発光素子のが形成されている。この発光素子の 上の隔極(7)、陰極(8)およびその付近の部分を除く表面上に絶線層(4)が被着されている。絶縁層 (4)は発光素子のから出力される光の波長に対して透過性をもつている。絶縁層(4)上および基板(1)上にわたつて、p型半導体(5)とn型半導体(6)とからなる受光素子のが形成されている。この

第4 図を参照して、このフォト・カブラ 四の 製造方法の一例について説明する。

適当な酸でエッチングされた G a A a 基板(1)上に、 液相エピタキシャル成長法( L P E 法)によって、 T e をドーパントとする a 型 G a A e 層(2)を成長させ、その後、同法によって Z a をドーパントとして p 型 G a A e 層(3)を成長させる( 第 4 図(a))。

統いて、フォトリソグラフイ技術とエッチングにより、 n 型 G a A a 層 (2) および p 型 G a A a 層 (3) の一部を除去する(第 4 図 (b))。 n 型 G a A a 層 (2) の一部および蓋板 (1) の一部が露出する。

スパッタリングにより、 SiO2 絶録層(4)を p 型 GaAs 層(3) および露出した差板(1)上に被着する(第4図(c))。

フォトリソグラフィ技術とエッチングにより、

受光素子のの作製において横方向成長により単結晶化を図ることが好ましいが、この素子のは必ずしも単結晶でなくてもよい。このような構造のフォト・カブラ四上には、外部からの光を遮断するために光学的シールド四を設け、フォト・カブラを覆つておくことが好ましい。

. . 45

電極(7)と電極(8)との間に履方向電流を通すことによって発光素子のから光が発生する。この発光した光は、第2図に矢印で示すように、絶縁層(4)を透過して受光素子師に入る。これにより電極(9)と電極(2)との間には起電力が生じる。基板(1)として半絶縁性材料が用いられ、かつ両素子のの間に絶縁層(4)が致けられることにより、発光素子のと受光素子のとの間には電気的絶縁性が保たれている。フォト・カプラとしての機能が発成されていることが理解できよう。

9-19 SiO2 結業層(4)を除去し、p型GaAs 層(3)の一部および基板(1)の一部を露出させる(第4図(d))。

さらに、 8 i O 2 絶縁層 (4) および露出した基板
(1) 上に、有機金属化学堆積法( M O C V D 法)、
分子線エピタキシャル法( M B E 法)等による
横方向成長によつて、 p 型 G a A a 層 (5) を Z n を
ドーパントとして成長させ、 n 型 G a A a 層 (6) を
T a をドーパントとして成長させる(第 4 図 (4))。

フォトリソグラフイ技術とエッチングとによって、この P 翌 G a A a 暦 (6) の一部を除去し、 P 翌 G a A a 暦 (5) の一部と芸板(1) の一部とを貫出させる(第 4 図(1))。

最後に、Au、Au-Go、Zn 等を抵抗加熱器
(2), P型GaAs層(3) か xu P空GaAs層)
で蒸着することにより、 B型 GaAs層(5)の露出
した部分上ならびに D型 GaAs層(6)上の一部に
陽極(7)(9)、陰極(8) 00 を形成する(第4 図(g))。

## 特開昭61-134084(3)

第5図はこの発明の応用例を示している。
C。A。 基板(1) 上に、多数のフォト・カブラ(2) がアレイ状に並べて形成されている。この基板(1)
上には、フォト・カブラ(2) からの信号またはフォト・カブラ(2) からの信号を設け、フォト・カブラ(2) からの信号またはフォト・カブラ(2) からのに形成されている。このように下足下等演算処理回路(10) とに下足下等演算処理回路(10) とにによりフォト・カブラを使った回路の小形化が図られる。

## 4. 図面の簡単な説明

第1図から第3図はこの発明の実施例を示し、 第1図はフォト・カブラの平面図、第2図は第 1図のⅡ─Ⅱ線にそう断面図、第3図は斜視図 である。 第 4 図は、フォト・カブラの製造工程を示す 図である。

第 5 図は、この発明の応用例を示す斜視図で

(1) · · · · 基板、(4) · · · · 拍報階、(2) · · · · 発光素子、 50 · · · 受光素子。


以上

特許出願人 立石電機 株式会社

代理人 岸本瑛之


(O)

外4名



# 特開昭61-134084 (4)

第4図



第5図

